`timescale 1ns/1ns
module dajiang13(
           input [7:0] A,

           output [15:0] B
       );

// 进行一个运算单元的电路设计，A[7:0]*11111011，
// 尽量用最少的资源实现，写出对应的 RTL 代码。
assign B=(A<<8)-(A<<2)-A;
endmodule
